




Proses Digital & Simulasi Digital

Pertemuan 1 – Konsep Dasar Sinyal, Sistem Digital, dan Pengantar Pemodelan Simulasi

PRODI TEKNIK KOMPUTER | SEMESTER 7



SET 1: PROSES DIGITAL

Konsep Dasar Sinyal dan Sistem Digital

Modul pertama ini membangun fondasi pemahaman tentang bagaimana dunia analog di sekitar kita diubah menjadi representasi digital yang dapat diproses, disimpan, dan dikirimkan oleh komputer.

Capaian Pembelajaran – Pertemuan 1

Setelah mengikuti pertemuan ini, mahasiswa diharapkan mampu memahami dan menerapkan konsep-konsep berikut:

1

Perbedaan Sinyal Analog & Digital

Menjelaskan karakteristik fundamental kedua jenis sinyal beserta contoh nyata di kehidupan sehari-hari.

2

3 Proses Dasar ADC

Menguraikan tahapan Sampling, Kuantisasi, dan Coding dalam konversi analog-ke-digital.

3

Teorema Nyquist

Menghitung frekuensi sampling minimum yang dibutuhkan untuk merekonstruksi sinyal tanpa cacat.

4

Trade-off Kualitas vs Ukuran

Menganalisis hubungan antara jumlah bit, resolusi, dan kebutuhan kapasitas penyimpanan data.

Kenapa "Digital"?

Semua sistem pemrosesan modern membutuhkan konversi sinyal analog ke digital terlebih dahulu — dari Spotify hingga CCTV dan perangkat ECG di rumah sakit.

Sinyal Analog

Kontinu dalam waktu dan amplitudo. Rawan terhadap noise dan gangguan. Sulit diproses, dikopi, dan disimpan tanpa degradasi kualitas.

Contoh: Suara manusia, sensor suhu termokopel


Sinyal Digital

Diskrit dalam waktu dan amplitudo. Tahan noise. Mudah diproses oleh CPU, dikopi tanpa degradasi, dan disimpan secara efisien.

Contoh: File MP3, Foto JPEG, Sensor I2C

3 Tahap Konversi Analog ke Digital

Proses konversi sinyal analog menjadi data digital terdiri dari tiga tahap berurutan yang masing-masing memiliki peran kritis dalam menentukan kualitas akhir sinyal digital.



Setiap tahap memperkenalkan error kecil yang tidak dapat dihindari. Desainer sistem harus menyeimbangkan akurasi, kecepatan, dan konsumsi daya pada setiap tahap konversi ini.

Sampling – Mengambil "Foto" Sinyal

Definisi & Formula

Sampling adalah proses mengukur amplitudo sinyal analog pada interval waktu tetap **T_s**. Frekuensi sampling dinyatakan sebagai:


$$F_s = 1 / T_s \text{ (dalam satuan Hz)}$$

Contoh Nyata

Lagu 3 menit di CD: **44.100 sampel/detik × 2 channel × 16 bit ≈ 10 MB**. Jika sampling hanya 1.000 Hz, suara terdengar patah-patah dan tidak natural.

Perbandingan Kualitas Sampling

- **8 kHz** – Kualitas telepon, suara terdengar sempit dan terpotong
- **22.05 kHz** – Kualitas radio AM, cukup untuk percakapan
- **44.1 kHz** – Standar CD, menangkap seluruh rentang pendengaran manusia
- **96 kHz+** – Audio studio profesional, resolusi sangat tinggi



Teorema Nyquist – Aturan Sampling

Bunyi Teorema

"Untuk merekonstruksi sinyal tanpa cacat, frekuensi sampling harus **minimal dua kali** frekuensi tertinggi dalam sinyal."

$$F_s \geq 2 \times F_{maks}$$

Contoh Penerapan

- **Suara manusia** (20 Hz – 20 kHz) → $F_s \text{ min} = 40 \text{ kHz}$ → CD menggunakan 44,1 kHz
- **Sensor getaran mesin** ($F_{maks} = 500 \text{ Hz}$) → $F_s \text{ min} = 1 \text{ kHz}$

Akibat Jika Dilanggar: Aliasing

Frekuensi tinggi akan "menyamar" menjadi frekuensi rendah palsu, menyebabkan distorsi sinyal yang tidak bisa diperbaiki setelah sampling.

Kuantisasi – Membulatkan Nilai ke Level Diskrit

Definisi & Formula

Kuantisasi memetakan nilai analog kontinu ke sejumlah level diskrit terbatas:

- **Jumlah Level:** $L = 2^n$ (n = jumlah bit)
- **Step Size:** $\Delta = (V_{\max} - V_{\min}) / L$
- **Error Maks:** $\pm \Delta/2$

Contoh ADC 3-bit, Range 0–8V

- $L = 2^3 = 8$ level
- $\Delta = 8V / 8 = 1V$ per step
- Nilai 2,3V → dibulatkan jadi **2V**
- Nilai 2,7V → dibulatkan jadi **3V**

Semakin kecil step size (bit lebih banyak), semakin kecil error kuantisasi dan semakin akurat representasi digital.

Pengaruh Jumlah Bit terhadap Kualitas

Setiap penambahan 1 bit menggandakan jumlah level kuantisasi dan meningkatkan SNR sebesar ~6 dB. Rumus SNR teoritis:

$$SNR_{dB} = 6.02 \times n + 1.25$$

Bit (n)	Jumlah Level (L)	SNR Teoritis	Contoh Aplikasi
8 bit	256	48 dB	Sensor suhu, game retro
12 bit	4.096	72 dB	ADC di STM32/Arduino
16 bit	65.536	96 dB	Audio CD standar
24 bit	16 juta	144 dB	Audio studio profesional

Coding & Contoh Soal Lengkap

Tahap Coding

Coding mengubah setiap level kuantisasi menjadi kode biner. Output akhirnya adalah **bit stream** seperti **10110010...** yang dapat disimpan dan diproses CPU.

Level (V)	Kode Biner
0 – 1V	000
1 – 2V	001
7 – 8V	111

Contoh Soal: Sinyal Audio 0–4V, ADC 8-bit, $F_{\text{maks}} = 10 \text{ kHz}$

1 F_s minimum?

$$F_s \geq 2 \times 10 \text{ kHz} = \mathbf{20 \text{ kHz}} \rightarrow \text{Gunakan } 44,1 \text{ kHz}$$

2 Step Size Δ ?

$$\Delta = 4V / 256 = \mathbf{0,015625 \text{ V}}$$

3 Nilai digital 2,9V?

$$\text{Level} = 2,9 / 0,015625 = 185,6 \rightarrow \mathbf{186} \rightarrow \text{Kode: } \mathbf{10111010}$$

4 Ukuran file 1 menit?

$$44.100 \times 60 \times 8 \text{ bit} = \approx \mathbf{2,11 \text{ MB}}$$

Error, Distorsi & Aplikasi di Teknik Komputer

Tiga Jenis Error Umum

Aliasing

Terjadi ketika $F_s < 2 \cdot F_{maks}$. Solusi: pasang **Low-Pass Filter Anti-Aliasing** sebelum ADC.

Jitter

Ketidaktepatan waktu sampling yang mengakibatkan noise pada sinyal digital output.

Overflow / Clipping

Sinyal melebihi V_{max} sehingga dipotong paksa, menyebabkan distorsi keras yang tidak bisa diperbaiki.

Aplikasi Nyata di Teknik Komputer



IoT

Sensor DHT22 → ADC di ESP32 → Data dikirim ke Cloud



Audio

Mikrofon → Codec ADC/DAC → Speaker



Kamera

Sensor CMOS → ADC per pixel → Kompresi JPEG



Biomedis

Sinyal ECG → ADC 12-bit, $F_s = 500 \text{ Hz}$



SET 2: SIMULASI DIGITAL

Pengantar Pemodelan dan Simulasi Sistem Digital

Modul kedua memperkenalkan konsep simulasi sebagai laboratorium virtual – alat esensial bagi insinyur teknik komputer untuk merancang, menguji, dan mengoptimalkan sistem sebelum implementasi fisik.

Apa Itu Simulasi & Kapan Menggunakannya?

Definisi

Simulasi adalah proses meniru perilaku sistem nyata menggunakan model komputer, sehingga eksperimen dapat dilakukan **tanpa risiko, biaya, atau keterbatasan fisik**.

4 Alasan Utama Menggunakan Simulasi

Murah

Uji desain FPGA 100× tanpa bakar chip fisik

Aman

Uji crash jaringan atau blackout tanpa dampak nyata

Cepat

Simulasi 1 tahun operasi dalam hitungan menit

Impossible

Uji Mars Rover di lingkungan planet Mars

Kapan Simulasi TIDAK Diperlukan?

Masalah bisa diselesaikan dengan rumus matematika sederhana secara analitik

Sistem terlalu sederhana sehingga overhead pembuatan model tidak sebanding

Data untuk validasi model tidak tersedia – hasil tidak dapat dipercaya

 Contoh: Sebelum membangun jalan tol, arus lalu lintas disimulasikan terlebih dahulu untuk menentukan kapasitas optimal.

3 Jenis Simulasi Utama

Pemilihan jenis simulasi bergantung pada karakteristik sistem dan pertanyaan yang ingin dijawab.



Event-Driven

Waktu maju hanya saat ada **kejadian (event)**. Efisien untuk sistem dengan aktivitas jarang namun kompleks.

Contoh: Simulasi antrian paket di Router menggunakan NS-3



Time-Step

Waktu maju dalam **interval tetap Δt** . Cocok untuk sistem fisik dengan perubahan kontinu.

Contoh: Simulasi gerak motor listrik di Simulink



Monte Carlo

Menggunakan **angka acak** untuk memodelkan ketidakpastian dan mencari solusi statistik.

Contoh: Simulasi keandalan 1.000 server selama 5 tahun

7 Tahapan Simulasi yang Benar

Metodologi simulasi yang sistematis sangat penting – **80% waktu proyek** sesungguhnya dihabiskan pada langkah 1, 2, dan 6.



Formulasi Masalah

Tentukan pertanyaan spesifik yang ingin dijawab.
Contoh: "Apakah server kuat menangani 1.000 user serentak?"



Pengumpulan Data

Kumpulkan data traffic nyata, spesifikasi hardware, dan parameter sistem yang relevan.



Pembuatan Model

Gambar diagram, FSM, atau persamaan matematika yang merepresentasikan sistem.



Implementasi

Coding di NS-3, Simulink, atau Python sesuai jenis simulasi yang dipilih.



Verifikasi

Apakah program sudah berjalan benar secara logika dan bebas bug?



Validasi

Apakah model mencerminkan sistem nyata?
Target error < 5% dibanding data lapangan.



Eksperimen & Analisis

Ganti parameter secara sistematis, analisis output, dan temukan konfigurasi optimal.

Verifikasi vs Validasi

Verifikasi

"Apakah kita membangun model dengan cara yang benar?"

Fokus pada pemeriksaan kode dan logika internal model. Pastikan program berjalan sesuai spesifikasi desain – bebas dari bug dan error implementasi.

Analogi: Memastikan lipatan pesawat kertas rapi sesuai tutorial langkah demi langkah.

Validasi

"Apakah kita membangun model yang benar?"

Fokus pada perbandingan output model dengan perilaku sistem nyata di lapangan. Model yang terverifikasi belum tentu valid jika asumsinya salah.

Analogi: Memastikan pesawat kertas yang sudah dilipat rapi tersebut benar-benar bisa terbang.



Validasi wajib dilakukan sebelum hasil simulasi digunakan untuk pengambilan keputusan nyata.

Studi Kasus Simulasi Teknik Komputer

Kasus 1: Desain CPU Baru

Masalah: Berapa IPC (Instructions Per Cycle) yang dapat dicapai desain pipeline baru?

Model: Implementasi pipeline 5-stage (Fetch, Decode, Execute, Mem, WB) di Verilog

Tools: ModelSim

Temuan: Bottleneck teridentifikasi di stage Memory → Keputusan: Tambah Cache L2

Kasus 2: Jaringan IoT Sawah

Masalah: 50 sensor menggunakan baterai – protokol routing mana yang paling hemat energi?

Model: 50 node disimulasi di Cooja/NS-3 dengan model konsumsi baterai

Tools: Cooja Simulator


Temuan: Simulasi 30 hari selesai dalam 5 menit. Protokol RPL lebih hemat **40%** dibanding AODV.

Tools Simulasi untuk Teknik Komputer

Seluruh tools berikut tersedia secara gratis atau memiliki versi trial yang cukup untuk keperluan pembelajaran dan penelitian akademik.

Sirkuit Digital

ModelSim
Vivado
Simulator
Logisim




CPU dan Sistem

Gem5
SimpleScalar




Jaringan

NS-3
OMNeT++
Cisco Packet
Tracer




Tertanam dan IoT

Proteus
Cooja
Tinkercad



Sistem Umum

Simulink
AnyLogic



Etika Simulasi & Praktikum

Etika Simulasi yang Wajib Dijaga

- Jangan memanipulasi data input agar hasil simulasi terlihat bagus – "**Garbage In, Garbage Out**"
- Selalu laporkan seluruh **asumsi model** secara transparan dalam setiap laporan
- Validasi model wajib dilakukan sebelum hasil digunakan untuk pengambilan keputusan



Praktikum 1 – Kedua Modul

Proses Digital

Simulasi Sampling & Kuantisasi di Python (Google Colab). Generate sinyal sin 1 kHz, lakukan sampling di 2/5/20 kHz, kuantisasi 4/8/16-bit, hitung MSE.

Simulasi Digital

Kenalan dengan NS-3: buat 2 node, 1 link 5 Mbps delay 2ms, kirim UDP, plot Throughput dan Delay. Pahami workflow simulasi end-to-end.

Rangkuman & Tugas

Rangkuman Proses Digital

- Digital = **Diskrit waktu + Diskrit amplitudo**
- 3 Tahap: Sampling → Kuantisasi → Coding
- Nyquist: **$F_s \geq 2 \cdot F_{maks}$** untuk hindari aliasing
- Kualitas ↑ = Bit ↑ dan F_s ↑, namun ukuran file ↑

Tugas Proses Digital

Cari 1 perangkat di rumah. Sebutkan F_s dan bit ADC-nya. Jelaskan mengapa spesifikasi tersebut dipilih.

Referensi: Oppenheim Ch.4, Lyons Ch.2

Rangkuman Simulasi Digital

- Simulasi = **Laboratorium Virtual** tanpa risiko fisik
- 3 Jenis: Event-Driven, Time-Step, Monte Carlo
- 7 Tahap: Masalah → Model → Validasi → Analisis
- NS-3 untuk jaringan, ModelSim untuk hardware digital

Tugas Simulasi Digital

Pilih 1 sistem di kampus. Buat diagram alir model simulasinya lengkap dengan identifikasi input, output, dan asumsi model.

Referensi: Banks – Discrete-Event System Simulation, Ch.1

